LVDS转RGB原理设计及PCB注意事项
当今，配备数字RGB接口的TFF液晶显示屏以其图像清晰、接口简单和亮度高等特点而在电脑笔记本、GPS、机顶盒、WebPad等设备中得到了广泛应用。但是由于驱动显示屏的视频信号频率较高而无法直接进行较远距离传输。为此，可以在图形控制器到LCD之间的FPD(Flat Panel Display)链路中采用LVDS(Low Voltage Differential Signaling)技术来克服这一问题，实际使用证明：经它引接后的传输距离可扩大至10米左右，从而充分满足了液晶屏的一般应用场合。
数字RGB视频信号中除了包括图像信号之外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。低电压差分信号技术(LVDS)的采用可以充分避免长距离传输带来的衰减和信号间的相互串扰，LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出可保证低噪声和低功耗，其优点包括可支持高速数据传输、省电、噪声小、电磁干扰微弱，成本低廉、集成度高等。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。因此设计LVDS信号转RGB输出时，电路一般这样设计：
精选
LVDS是串行接口，RGB信号传输时，是将每个基色信号的数据排成一纵队，采用差
分数据线按顺序进行输出。在一个时钟脉冲周期内，一对差分数据线可以传输7bit数据。
LVDS18
对于单路6bit LVDS接口，需要3对差分数据线，即RX0-和RX0十，RX1-和RX1+，RX2-和RX2+。因每对差分数据线可以传输7bit数据，这样，3对差分数据线可以传输3×7bit=21 bit，除R0～R5、G0～G5、B0～B5占去18bit，还剩下3bit用于传输HS(行同步)、VS(场同步)、DE(有效数据选通)信号(若HS、VS信号不传输，将空余2bit)。
LVDS24
对于单路8bit LVDS接口，需要4对差分数据线，即RX0-和RX0+，RX1-和RX1+，RX2-和RX2+，RX3-和RX3+。因每对差分数据线可以传输7bit数据，这样，4对差分数据线可以传输4×7bit=28bit，除R0～R7、G0～G7、B0～B7占去24bit，还剩下4bit，HS、VS、DE占3bit，还空余1 bit(若HS、VS信号不传输，将空余3bit)。
PCB布板注意事项：
精选
1、速度可以达到600M以上，PCB要求较高，差分线要求严格等长，相差最好不超过10mil(0.25mm)。
2、100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
3、最好使用4层板，从顶层到底层的顺序依次为LVDS信号层、地层、电源层、TFL信号层，这样可使TIL信号和LVDS信号相互隔离，否则T1L可能会耦合到LVDS线上，鉴于上述原因，设计时最好将TIL和LVDS信号放在由电源/地层隔离的不同层上。
4、安装时，LVDS发送器和接收器应尽可能地靠近连接器的LVDS端。使用分布式的多个电容来旁路LVDS设备时，表面贴电容应尽量靠近电源/地层管脚放置，以进行更好地滤波和防止电源干扰。
5、电源层和地层应尽量布一些粗线，以保持PCB地线层返回路径宽且短，应该利用地层返回铜线的电缆连接两个系统的地层，可使用多过孔(至少两个)将其连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。
6、所有未使用的LVDS接收器输入管脚均应悬空，同时所有未使用的LVDS和TIL输出脚也应悬空，并将未使用的TIL发送/驱动器输入和控制/使能管脚接到电源或地端。
电缆的选择
使用受控阻抗媒质时，其差分阻抗约为100Ω，因而不会引入较大的阻抗不连续性，但就减少噪声和提高信号质量而言，平衡电缆(如双绞线对)通常比非平衡电缆好。电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5-10m之间时，CAT 3(Categiory 3)
精选
双绞线对电缆的效果较好，因此，在距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。如需在噪声环境中提高可靠性，最好选用带屏蔽层的电缆，每对电缆之间一定要靠紧，并且应在尽量靠近接收器的每对平行线正端和负端之间连接一个100Ω的表面贴终端电阻，该电阻可在设计时起到终止环流信号的作用。另外在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差所产生的影响。
精选